铠侠雄心壮志，目标 2027 年 3D NAND 闪存实现 1000 层堆叠

电脑系统网 6 月 28 日信息，铠侠（Kioxia）完毕历时 20 个月 NAND 闪存限产计划，日本二座工厂生产线产销率提升到 100% 以后，上星期公布了其 3D NAND 路线地图计划。

依据 PC Watch 和 Blocks Files 相关报道，铠侠目标在 2027 年达到 1000 层的水准。

电脑系统网引用新闻媒体，3D NAND 在 2014 年仅有 24 层，到 2022 年达到 238 层，8 年里增加了 10 倍。而铠侠目标以每年 1.33 倍的速度增长，到 2027 年完成 1000 层堆叠。

三星在上个月表明，计划 2030 年以前发布超出 1000 层先进 NAND 闪存处理芯片，在其中铪基塑料薄膜铁电性（Hafnia Ferroelectrics）将会成为此项成就重要。

在引言一部分中提到，在钢带工程项目栅压内层（BE-G.IL）、铁电性（FE）电源开关、断面内层（Ch.IL）和硅（MIFIS） FeFET 架构中，应用 FE 电源开关相互影响，来显著提升特性，说明 hafnia FE 变成拓展 3D VNAND 技术性发展的核心驱动力。

在 3D NAND 闪存的叠加层数考验上，铠侠似乎比三星更具欲望。

关键在于政策及资产帮扶，铠侠得益于运行内存行业恢复，近期赢得了日本相关部门的补贴等金融机构大财团的额外股权融资，除此之外该公司还计划今年底 IPO 发售，让铠侠有足够的资金，追寻科技进步和成本优化。

其二是技术演进积累，铠侠预测到 2027 年 NAND 处理芯片相对密度有望突破 100 Gbit / mm2，完成 1000 层。

提升 3D NAND 芯片相对密度不仅是在芯片上堆叠更双层，由于每层的边沿都要曝露并进行字线电气连接接地。从而为处理芯片带来了由上向下轮廊，伴随着层数的增加，台阶所需要的处理芯片总面积会增加。

铠侠开疆辟土地计划到 2027 年完成 1000 层技术性，这是迄今为止全部生产商公布的顶层数。但是，需要达到这一里程碑式，就需要从 TLC（每模块 3 位）转换到 QLC（每模块 4 位），甚至有可能转换到 PLC（每模块 5 位）。内容涉及的专业技术考验是非常大的，铠侠如何在 2027 年以前实现这一销售市场里程碑式还有待观察。

延伸阅读：

《Hafnia 铁电性成提升 1000 层重要，三星 6 月将演试全新升级 QLC 3D VNAND 技术性》

《三星预测分析 1000 层以上的 NAND 将在 2030 年推出》

广告宣传申明：文章正文所含的对外开放跳转页面（包括不限于网页链接、二维码、动态口令等方式），用以传递更多信息，节约优选时长，结论仅作参考，电脑系统网全部文章内容均包括本声明。