台积电首次提及 1.4nm 工艺技术，2nm 工艺按计划 2025 年量产

电脑系统网 12 月 14 日消息，台积电近日举行 IEEE 国际电子设备会议（IEDM）在小组研讨会上，它透露 1.4nm 水平工艺的研发已经全面展开。同时，台积电重申，2nm 按计划进行等级制程 2025 量产从年开始。

根据 SemiAnalysis 的 Dylan Patel 给出的幻灯片，台积电 1.4nm 工艺节点的正式名称是 A14。计算机系统网注意到台积电尚未透露 A14 但考虑到量产时间和具体参数 N2 节点计划于 2025 N2年底量产P 节点则定于 2026 因此，年底量产 A14 预计节点将在这里 2027-2028 年问世。

A14在技术上 节点不太可能采用垂直堆叠互补的效果（CFET）但台积电仍在探索该技术。因此，A14 可能将像 N2 同样的节点依赖于第二代或第三代台积电环绕栅极场效应晶体管（GAAFET）技术。

N2 和 A14 为了真正发挥作用，实现新的性能、功耗和功能水平，节点将需要系统级的协同优化。

台积电是否计划尚不清楚 2027-2028 年时间段为 A14 制程采用 High-NA EUV 考虑到英特尔(和其他可能的芯片制造商)将采用和改进下一代的数值孔径 0.55 的 EUV 这些机器应该很容易使用光刻机和台积电。然而，由于高值孔径， EUV 光刻技术将掩膜尺寸减半，其使用将给芯片设计师和制造商带来一些额外的挑战。

当然，从现在到现在 2027-2028 2000年，很多事情可能会改变，所以我们不能做太多的假设。但可以肯定的是，台积电的科学家和开发人员正致力于下一代生产节点的研发。

广告声明：文本中包含的外部跳转链接（包括不限于超链接、二维码、密码等形式）用于传递更多信息，节省选择时间。结果仅供参考。计算机系统网络上的所有文章都包含了本声明。