Quartus IIV13.1.162免费下载

Quartus II 最新版是Altera企业的综合性PLD/FPGA开发设计软件，适用电路原理图、VHDL、VerilogHDL及其AHDL等几种设计键入方式，嵌入独有的综合器及其烧录器，能够实现从设计导入到系统配置的一体化PLD设计步骤。并且Quartus II 最新版还具备速度更快，页面统一，作用集中化，简单易用等优点，让用户可以使用的更舒适。

特色功能

1、选用 Spectra-Q 模块提升你的设计效率

掌握新引擎怎样减少设计迭代和编译，影响了 FPGA 设计效能的将来。

2、背景信息

如今可以免费下载一个新的背景信息，掌握 Spectra-Q？ 模块的详细信息。掌握新引擎如何在设计计划和开展的全部环节提供了更多控制系统和预测作用。您将会了解到了 Spectra-Q 不但缩短编译时长，并且还减少了设计迭代的总体频次，因而成功克服了设计效率难题。

3、更短的编译时长

Spectra-Q 主要有以下特性，编译时间与设计迭代速率提升了 8 倍，推动商品更迅速投入市场：

·运用现如今得多核工作平台，优化算法速度相当快 (综合、合理布局、走线、时序分析，及其物理学综合)

·渐进性步骤适用设计工作人员再次进入编译环节，逐步优化每个设计一部分，明显缩短设计迭代时长

·迅速再次编译特性重新采用了综合和规划走线信息内容，顺畅的解决小一点渐进性设计改动，预综合 HDL 改动的编译速率提升了 3 倍，后兼容 SignalTap® II 逻辑性解析器改动的编译速率提升了4倍

·分布式系统编译适用你对设计进行区分，在服务器群多台计算机中进行并行处理编译，很大的缩短编译总时间

4、更低的设计迭代

Spectra-Q 模块含有的工具作用降低了进行 FPGA 和 SoC 设计所需要的设计迭代频次。

·BluePrint 服务平台设计者 — BluePrint 服务平台设计者运用 Spectra-Q 新引擎来探察元器件外接设备系统架构，高效率的分派插口。BluePrint 即时开展兼容及其合理合法查验，避免了违法管脚分派，防止了繁杂错误信息，不需要等候全编译，I/O 设计速率提升了 10 倍。深入分析·应用 BluePrint 服务平台设计者 加快你的 I/O 设计。

·混和合理布局器 — Spectra-Q 模块还提供了混和合理布局新特性，采用了优秀的规划优化算法加快逻辑性空间布局。混和布线器对比分析高级淬火技术性，提升了结果质量，减少了种籽噪音，从而加速了时钟频率收敛性。

5、更快地设计键入

更为硬件配置、软件和数字图像处理 (DSP) 设计为其提供了 Spectra-Q 模块迅速追踪设计键入作用。通过多个设计键入方式，设计工作人员选用你喜欢的设计自然环境，更有效的对于 FPGA 开展设计：

·根据 C 或是 C — Spectra-Q 模块适用为高端综合所提供的 A 新编译器，从 C 或是 C 语言中创建专利权 (IP) 核心，通过快速模拟仿真和 IP 形成作用大幅度提高了效率。

·根据 C (OpenCL) — 软件开发者可以用耳熟能详的根据C的设计流程及 面对 OpenCL 的 intel® SDK。SDK 给予软件编程模型，抽象出传统 FPGA 硬件配置设计步骤。

·基于模型 — DSP Builder 专用工具 适用基于模型的设计步骤：您直接从 Simulink 软件中，从你的 DSP 算法中形成 HDL。

·根据 RTL — Quartus Prime 软件适用全部规范语言表达，包含 SystemVerilog 和 VHDL-2008。

6、为 Stratix 10 FPGA 和 SoC 给予 Spectra-Q 模块

Stratix 10 FPGA 和 SoC 等下一代具备上百万逻辑块 (LE) 的元器件 FPGA 设计软件必须新的方法。Spectra-Q 模块为 Quartus Prime 软件给予支持，提升 Stratix 10 元器件 设计效率，推动商品立即投入市场。

Stratix 10 FPGA 和 SoC 硬件配置完成了自主创新，特别是其灵活多变的模块化设计系统架构，满足真真正正的分层设计要求。与 Spectra-Q 模块一起提升而明显提升效能的关键所在特性包含：

·一个新的 HyperFlex 核心系统架构，互连在结构上遍及存储器，性能提升前几代 FPGA 提升了 2 倍

·可编数字时钟树综合

·采用基于磁道的方法对元器件进行配置

·Spectra-Q 模块充分发挥这类稳定性和模块化的优点，很大的降低了设计迭代频次，提升了设计器重，便捷系统架构探察和计划。

7、应用Spectra-Q硬区划开展IP集成化演试

Spectra-Q模块为IP器重提供了强大的特色功能。比如，FPGA带有快速I/O插口，以极高的数据传输速率向FPGA架构设计传输数据。假如I/O至架构设计传输时钟频率能够顺利的收敛性，做为独立的数据库系统——“硬区划”存放，那样将有助于减少商品投入市场时长。这一数据库系统保持一致，而FPGA架构中设计的其他部分开展综合、规划布局布线的数次修定。下面的视频演示了如何在Quartus Prime Pro版软件中作为设计硬区划来构建并器重I/O至架构设计传输，该版软件是通过Spectra-Q模块支撑的。

Quartus II软件特点

Quartus II带来了彻底集成化并且与电路结构不相干的开发包自然环境，具备数字逻辑电路设计的所有特性，包含：

1、可以利用电路原理图、结构框图、VerilogHDL、AHDL和VHDL进行电源电路叙述，并把它保存为设计实体线文档;

2、处理芯片(电源电路)平面规划联线编写;

3、LogicLock增加量设计方式，用户可以创建并优化系统，然后添加对初始系统性能影响小或没有影响后续控制模块;

4、功能强大逻辑性综合专用工具;

5、完善的电源电路作用模拟仿真与时序逻辑仿真工具;按时/时序分析与关键线路延迟剖析;可以使用SignalTap II因果分析方法进行内嵌式因果分析;

6、适用软件源代码的添加和建立，并将它们链接起来形成程序编写文档;

7、应用组成编译方法可一次完成总体设计步骤;

8、精确定位编译不正确;

9、高效率的期内程序编写与认证专用工具;

10、可读取标准化的EDIF网表文档、VHDL网表文件或Verilog网表文档;

11、能形成第三方EDA软件所使用的VHDL网表文件或Verilog网表文档。